Two-Die Solutions Cost分析

兩個不同Die的製程差異, 產生的Cost-down效應, 基本上, 在所提供的IP Solutions來看, 亦需在Legacy製程以及先進製程比較上, 出現明顯的價格差異, 才能在Two-die/chip Solutions中發生Cost Down效應。Table 1. 是針對一些常用的IP在製程差異下, 產生之Cost Ratio的比較, 從表中可以看到, 0.18um對先進製程所產生的Cost Ratio大於0.13um, 所以用0.18um來Implement Two-die/chip Solutions, 所產生的價差效果比較大; 而Power IP和ADC/DAC的Cost Ratio較高, 意謂著所產生之Cost Down效果最大, 所以它在整個Cost Down Solutions, 佔有著非常重要的角色位置; Off-chip G-Ethernet PHY整合, 以節省Package Cost而言是有利基的, 若以節省Die Cost而言, 在65nm對0.18um或0.13um則沒有產生Cost Down增益, 但它仍是推展Two-die/chip Solutions的重要IP, 因為一般Application SOC仍以 off-chip G-Ethernet PHY為主, 所以G-Ethernet PHY將有利於發展Legacy Process Die的整合, 少了 G-Ethernet PHY Solutions, Legacy Process Die應用在許多Application就少了主軸的整合中心。

Table 1、 IP Solutions的製程差異與Cost Ratio (2009年的Wafer Price)

接著我們用例子來驗證, Two-die/chip Solutions具有Cost-down效應, 我們以Set Top Box為例, 用四個不同的整合範例,比較Cost-down效果, 參考圖一, Case 1是目前智原SOC客戶最常見的整合方式, 我們設定它是529-pin pBGA封裝、 55nm 製程、 7.07mmx7.07mm的 Single Die SOC; Case 2不同於Case 1是將55nm Die之外的Off-chip G-ethernet PHY、 Power IPs和LDOs等, 全部整合到55nm Die裡面, 這個Case是用來驗證Single Die SOC持續整合外部元件, 是否會有Cost Down的效果, 它仍是用529-pin pBGA封裝起來 ; Case 3 是Two-die Solutions Case, 不僅整合原先於55nm的Non-shrinkable Analog/HSIO IPs, 還進一步把外面的Power Chips整合進0.13um Die裡面, 封裝使用529-pin pBGA, 此即Two-die Solutions; Case 4 是任一個Die發生Pad Limited狀況時, 我們加入Serial Serdes介面的結果, 如此使用封裝的Pin腳可以down到456-pin pBGA封裝。

圖一、 以Set Top Box為例, 用四個不同的整合範例

Table 2、是依照以上四個不同的整合範例, 使用經由推估的2009年Wafer Price, 所計算得到之Total Solutions Cost結果; 其中關於2009年Wafer Price、良率之推估, 以及Test/Package Cost之計算原則, 可以參考Appendix 1 (本篇略去); 各IP Area評估以及Off-Chip Cost, 可以參考Appendix 2(本篇略去)。從Table 2得知Case 2的Single Die SOC持續整合外部Nonshrinkable IPs元件, 所造成的Cost 最高, 而 Case 3、 Case 4的Two-die Solutions以兩個獨立的SOC, 用不同的IO Device去涵蓋系統的整合, 可以造就更低的Cost Value, Cos down的原因是越高度之整合, 能減少Off-Chip的數量和節省封裝Cost, 也因Nonshrinkable IPs整合至3.3V IO Device, 可以有更低的Die Cost, 不僅Cover掉多出的SiP Cost, 而且獲得最低的Total Solutions Cost; 無論如何, 提供較低Cost的Soltuions雖然是重要的事, 但也有一些客戶著重的是可量產性高, 像是日本的IDM客戶, 所以我們以Two-die/chip Solutions Business推廣到這類客戶, 即使是價格高一點, 但可以確認的是, Solutions可量產性非常高, 而且又有Dual IO功能的增益, 這樣的 Business機會也是很大的。

Table 2、 四個不同的整合範例, Total Chip Cost結果