Low Power Methodology 應用

Two-die/chip Solutions之中的兩個Die, 如果客戶都給設計服務業者做Backend Service, 然後設計服務業者就可以Implement 不同的Low Power Methodology在各別的Die; 以智原為例, 為減少靜態漏電效應或動態執行功率, 提供混合應用Multi-Vt、 Power/CLK Gating、 Multi-Voltage、 DVFS(Dynamic Voltage Frequency Scaling)等方法應用在客戶的Die, 我們建議客戶使用90nm/65nm的先進製程Implement這些方法, 可以獲得更完整的Solutions以及更高的效能改善, 在此不多加贅述所提的方法, 其應用方式可以參考如下圖一:

圖一、Low Power Methodology應用在先進製程的Die

另外一個Legacy Process Die在Power Control 設計, 可以類似 PMU所提供之功能, 它不僅可以用來控制SOC所需的供電, 還可涵蓋整個產品系統的電源管理, 一般而言Non-portable Device設計於3.3V IO Device供電, Portable Device設計於5V IO Device供電。  針對SOC的電源管理系統設計, 智原在Business訴求, 可以強調能提供給客戶完整的客制化需求, 比如說, 經由Legacy Process Die的設計, 我們可以提供DVFS 控制, 也可以依據客戶需求, 增加狀態信號Pin, 使得動態電源頻率調整的時間效能, 能夠更加快速, 再者, 也可以使用Slimbus或PowerWise介面, 讓電源管理所需SOC的Control Pin Number降到最低, 而SOC的Multi-Voltage Control, 也可以針對客戶所需之電源組數、輸出電壓、輸出電流等因素提供細微的客制服務, 以上的介紹可以參考圖二。

圖二、Two Dies之電源管理系統與設計規劃