在美國舉行的AVS國際研討會暨展覽會上，研究人員表示，摩爾定律(Moore’s Law)時代可能走向終結，因此為現今的CMOS矽晶片尋找替代品變得十分迫切。然而直至近日，在這個可能壽命不到十年的「後CMOS時代」，還沒有任何業界公認的、具成本效益的元件技術浮上檯面。

當晶片製造廠無法在技術上有所突破，這個時代可能到2015年或更早之前就終結。屆時晶圓廠需要一種替代技術，如碳奈米管(nanotubes)、奈米線(nanowires)、分子電子(molecular electronics)、量子運算(quantum computing)、3D電晶體設計和自旋電子(spintronics)等。半導體產業有可能遭遇到其它橫掃千軍而且費用高昂的變動，包括可能會於2021年左右出現的675mm晶圓廠等令人擔憂的前景。 

但是，675mm晶圓廠並未被視為後CMOS時代最關鍵的元素。產業遇到的更多壓力令選擇範圍和發現更可行的下一代元件技術視野越來越窄，英特爾(Intel)外部材料研究經理C. Michael Garner表示：「摩爾定律將延續，但產業需要在2010和2011年以前定義一種能取代CMOS晶片的元件技術。」 

而說的比做的容易，晶片製造商、大學和政府支援的聯盟已砸下鉅資研發下一代元件，所有元件都存在折衷方案(trade-offs)，而且與製造技術上的複雜性相關。業界對於龐大的研發經費應該花費在哪一個領域，也依然沒有共識。 

「現在是完全開放的，」美國威斯康辛大學奈米級科學和工程設計中心(the Nanoscale Science and Engineering Center at the University of Wisconsin)化學和生物工程教授教授Paul Nealey指出。這所大學是研究圖形輔助(pattern-assisted)自裝配(self-assembly)的據點之一，這種技術有可能成為光學微影──也許是超紫外光微影(extreme-ultraviolet lithography)在下一世代的終極替代品。 

奈米管是救星？ 

先進晶片製造商正在尋找一系列針對2013年及以後的新奇技術。如英特爾(Intel)，正研究三閘電晶體(trigate transistors)、奈米碳管(carbon nanotubes)、矽奈米線(Silicon nanowires)、III-V族半導體晶片、自旋電子、相變化邏輯元件、干擾元件(interference devices)和光學開關。 

在這些新技術中，奈米探管──由石墨薄片(graphene sheets)卷成的圓柱體，可決定元件電子特性)贏得的呼聲最高。 

開發新型非揮發性記憶體的新興公司Nantero宣稱，已成為首家將奈米碳管投入生產的公司。其非揮發性隨機存取記憶體NRAM，基於鋪設於蝕刻通道內的碳奈米管矩陣結構。該公司宣稱春季已加工並測試了22奈米的記憶體開關。 

在AVS展會上，英特爾暗示，奈米碳管在後CMOS時代邏輯應用領域具備最廣闊的前景。該公司宣稱已製造出20到50GHz的奈米碳管元件，線寬尺寸為2~5奈米。但英特爾沒有指望下一個十年邏輯應用領域能採用奈米碳管，問題在於控制元件的材料特性。 

Intel元件研究總監兼技術製造分部副總裁Mike Mayberry表示：「在實驗室規模內沒問題，但我們不清楚如何把數百萬奈米碳管放置到晶圓上。這看起來真的是棘手的挑戰。」 

其他業界人士則認為產業應朝別的方向發展。「自旋(spin)似乎是最有希望的，」奈米電子研究創新聯盟(the Nanoelectronics Research Initiative)總監Jeffrey Welserb表示，該聯盟尋求論證極限尺寸10奈米以下的新型元件。Welser指的是一種實驗中的技術，名為自旋電子，指的是電子在資料儲存中自旋的作用。 

如何生產這些下一代元件還有待觀察。或者如果當微影氣數已盡，威斯康辛大學已提出了一種奇特的技術：自裝配。該大學不久前發現，當沈積到獨特的微影2D表面圖形(surface patterns)上時，這種塊狀高分子聚合物(block copolymers)材料，將自發地裝配成錯綜複雜的3D形狀。實驗論證了同標準半導體微影工具建構複雜3維奈米結構的策略。 

另一大不確定性是下一代晶圓廠。目前晶片產業處於300mm時代。根據國際半導體技術藍圖(International Technology Roadmap for Semiconductors，ITRS)，450mm (18吋晶圓)時代預計出現於2012年左右。有些人認為450mm晶圓廠是天方夜譚，部份原因是天文數字般的成本以及缺乏相關設備。然而，英特爾卻計劃花費50億美元或更多資金，邁向450mm領域。 

那接下來呢？如果以此類推，450mm以上的下一代晶圓廠將製造巨大的675mm晶圓，時間可能是2021年。但Intel的Garner透露：「675mm晶圓只是一個假設，它代表我們下一步可做什麼，但並未納入到技術藍圖中。」 

(參考原文：Wanted: solutions for post-CMOS era)